高檔震盪將確認17428「反轉點」?台積電站穩600主導明顯
漲價題材產業仍為本波優勢標的
台股大盤在4/22創17428歷史新高創上市6523億.上櫃1152億.合計一7675億歷史新高後.正籠罩在價量同時到頂之壓力.是否17428高檔反轉点,將本週確認.
台股本階段正同步受惠資金行情激勵.尤其連二週來,成交量.股價正同步領先創新高.唯短線連漲後.其多項指標進入超買區.隨時降温?
唯將展開的股東會.除息.除權之前置作業.尤其備低本益比.高殖利率優勢個股仍為短多焦點。
本波突破17016創新高後確認完成關後拉回且正「站穩萬七」可確認為第5波上升末升段展開,末升段「極端行情」特性正展開.但6523億「天量」是後市短多隱憂所在.端視本週發展.
如交易過程中成交量維持5日均量遞增皆屬安全續大極端,否則「盤整」或修正波.至少有小極端壓力
本週開始正值股東會.除息將展旺季搭配前置作業先行確認股東身份.停止過户.融券户需回補.而有利即將股東會.除息權標的.
通膨壓力大增.因需求大幅擴張.因而產生單位時間供應價格秩序失調.成本漲價,轉而轉嫁下游.形成通膨隱憂.致而同時毛利率擴張的族群,備有漲價題材,形成市場焦點.
部分傳產:塑化.鋼鐵.紙類.貨櫃與運費.紡䊹~則趁勢而起.但上週貨櫃三雄.鋼鐵.部份紡䊹~~震幅加劇.續漲空間受質疑.而電子能趁機而取再度領先?資金排擠與流向是焦點,其間台積電再度正向主導與否是關鍵。
而因5G手機升級.雲端資料中心建置, lC設計. ABF. DRAM MLCC 散熱 矽晶圓~~亦列漲價優勢
下列財經動態.產業動態需加以追蹤:
一.財經面:
美道瓊發展:
美股4/16創新高後,上週進行相對高檔區明顯震盪., 四大指皆持續高檔閰歇明顯震盪,本週正逢超級財週.
4/26:特斯拉
4/28:蘋果.臉書.谷歌
4/29:高通.亞馬遜~
其公佈市場正趨正向.只有幅度多寡.其對相關概念股正向.
美股創新高.顯受美通過1.9兆舒困案,巳開明顯資金行情.有利美股正向
唯10年公債殖利率:近期正随時影響美股,目前在:.1.735%,已近最高1.75%,其牽繫美股發展明顯,唯聯準會之對策仍採寬鬆並持續至2022年.有利股市.但股市.債市資金流向.是正向。
二.本週財經動態:
1.4/25:央行公佈貨幣供給額M1A.M1B.M2.放款與投資餘額
2.4/27:國發會公佈景氣對策信號.綜合判斷分數.領先及同時指標綜合指數。
3.4/30:央行公佈退票張數.金額比率
4.5/1~5/10上市櫃公司陸續公佈4月營收與1~4月累計營收.其成長亮麗者成短多標的
5.5/5:行政院主計處公佈消費者物價指數CPl與躉售物價指數WPl
6.5/7:政院公佈進.出口貿易金額
7.其他追蹤財經動態:
※台幣匯率變動
※國際油價之漲跌
※各項原物料行情之變動:
包括:塑化.鋼鐵.纸類.貨櫃與航運費
DRAM NOR FLASH MLCC. LTCC~~~
目前皆上漲中.其中大部份塑化原料皆創歷新高。
※本週法說會與除息:
可充分利用「股市光明燈」APP版本
在「財經日曆」中各種財經動態之選項,
本週開始包括:股東會.除息.除權.法說會~~皆密集.
利用該選項可充分掌握.如搭配日線紅綠燈(可觸控'→股名→立即顯示日線~各週期灯號與其他資訊.操作選股很容易)
二.技術面:
1週線:
週K線中小紅+141點,17300作收.同創歷史收盤價最高.128点上影線.帶2103点下影線.全週維持盤堅持續挺升創新高行情.
週線轉為高檔綠燈.分數達91.56分正值相對高檔區.週成交量:24190億.正創歷史大量..唯是否階段性大量,將本週決定「量價同步登頂」。
論波段規劃目前正展波段第5上升波,常態上第5上升波之特性.
1.漲幅:
a.大極端:
漲幅有極端性,其幅度可無限大.甚至更明顯之延伸再延伸.
b.小極端:
漲幅略突破第3波高點.而很快結束
2.漲勢:
因「領先.同步.落後」之原理.將由同步股.落後股展開比價的「補漲行情」因其佔指數比重偏低.且基期低.比價補漲.
其比價效應或許建立在低本益比.高殖利率個股,其比對大盤而產生
大盤目前比益比:22.37~25倍間
大盤現金股利殖利率:2.81%
因而落後股在即將股東會.除息.除權前確認股東身份,備補漲空間。
原落後的傳產股:貨櫃.鋼鐵.塑化.紙類.紡䊹.水泥.落後股補漲且漲幅可觀.預期除漲幅乖離較大的貨櫃.鋼鐵外,餘補漲股對稱獲利能力.本益比偏低,仍有明顯空間.預估漲勢延續,時間可在除息密集後,方即將漸次結束.
如正向將延伸漲勢,依波段論屬末升段,發展極端。唯依中長期波段理論推估.其8523→13031為初升段
13031→12149→第2修正波
12149→16579
dram原理 在 股市光明燈+手機診股app Facebook 的最佳解答
個股表現,依日灯操作
首翻紅灯者先暫獲利
台股週一開平高盤,再創17221新高,但隨即震盪急速拉回,測17135後回穩,再急促拉抬.多空掙扎激烈,但10:00後則在傳產:鋼鐵.塑化.紙類.航運,低價紡䊹~續維持强勢,帶動人氣.加以富邦.國泰金領導金融.傳產股一路走強,且部份產業龍頭股漲停更加激勵.指數一路穩步盤堅挺升,一路創新高.價量配合屬良性.終場上漲+104 收:17263.再創收盤最高,成交量:4403億元。
傳產股突出形成「領先股」其基於「領先.同步.落後」之原理.綜觀本大多頭走勢,始自8523由防疫股領先展開→
電子股由台積電.联電主導,次產業由→上游.上中游產業領先主導IC設計.記憶體.被動元件.矽晶圓.→中下游綱通.NB.比特幣概念股接棒,維持輪動→及至近期傳產.貨櫃,塑化.鋼鐵.紙類.紡䊹.~~皆在原物料漲價.成本轉嫁下,形成「漲價優勢產業」而因預期獲利能力擺脫過去傳產股淪為低獲利.永遠傳產的基本印象,形成「轉機性」預期高EPS個股,尤其貨櫃三雄,其首季EPS高達7元,推估今年EPS高達20元以上比美電子股.以預期未來本益比與大盤本益比23~25倍推算,其上檔空間加大
塑化產品包括5大泛樹脂皆挺升.
SM.EG.PVC.PE.PP.LDPE.HDPE.
DOP~~全面漲勢.且大部份皆創歷史新高.比價空間加大,目前已備
「飊相」頗有再重返榮耀機會.
頗值持股以待.以原物料價格漲跌為
操作依據.並以其週灯首翻紅灯才賣。
鋼鐵股:以中鋼為指標.在週灯首翻紅灯或暴量5日均量1.5倍以上的次日
才賣.
DRAM記憶體
第一季總体合約價漲幅3~8%
第二季總体合約價漲幅13~18%調整到18~23%。估第三季合約價續漲10~20%.惠及:南亞科.威剛~
美道瓊:-123 -0.35%
SP500:-22 -0.53%
那克:-137 -0.98%
台積電ADR:-2.89%
蘋果:+0.23%
特斯拉:-3.74%
美光:-2.97%
今美股皆自相對高檔回測.台積電ADR-2.89%,自當影響台股.台積電仍主導.今考驗600支撐.
傳產:中鋼.台塑.長榮.華紙~各為其產業龍頭股.其走勢將主導同類股,列將重點参考.目前皆達相對高檔區,
建議:依日線紅綠燈操作.並作為同類股参考
個股日灯首翻紅灯者→一定先賣
60分灯甫開盤即以落点先判定當日多空
再搭配15分灯.5分灯買賣
下列個股可循上模式操作:
南亞科.台郡.中美晶.環球晶.凌陽
華通.奇力新.華新科.宏捷科.長榮鋼~~
dram原理 在 股市光明燈+手機診股app Facebook 的最讚貼文
價量同步創歷史新高,進入股東會.除息.除權者列優先
漲價題材產業仍為本波優勢標的
台股大盤在4/6突破「萬七」創17016新高後.一度明顯「萬七」心理關卡,唯在美股續創新.國際股市同步挺升.台股亦同步受惠資金行情激勵.尤其連二週來,成交量.股價正同步領先創新高.尤其成交量在上週在4天成交量達於4000億元以上.週成交量達:21527億,創歷史大量。
估本週量.價關係仍正向.
同時突破17016創新高後確認完成關後拉回且正「站穩萬七」可確認為第5波上升末升段,再展末升段「極端行情」?
本週開始正值股東會.除息將展旺季搭配前置作業先行確認股東身份.停止過户.融券户需回補.而有利即將股東會.除息權標的.
通膨壓力大增.因需求大幅擴張.因而產生單位時間供應價格秩序失調.成本漲價,轉而轉嫁下游.形成通膨隱憂.致而同時毛利率擴張的族群,備有漲價題材,形成市場焦點.
部分傳產:塑化.鋼鐵.紙類.貨櫃與運費.紡䊹~則趁勢而起.
加以5G手機升級.雲端資料中心建置, lC設計. ABF. DRAM MLCC 散熱 矽晶圓~~亦列漲價優勢
下列財經動態.產業動態需加以追蹤:
一.財經面:
美道瓊發展:
上週美股再續創新高, 四大指皆持續創新高.顯受美通過1.9兆舒困案,巳開明顯資金行情.有利美股正向
唯10年公債殖利率:近期正随時影響美股,目前在:.1.735%,已近最高1.75%,其牽繫美股發展明顯,唯聯準會之對策仍採寬鬆並持續至2022年.有利股市.但股市.債市資金流向.是正向。
美國續對中國半導體產業作制裁,7大類「中芯」案之影響.中美二國由貿易戰升值加壓到「科技戰」後續仍需追蹤。
二.本週財經動態:
1.4/20:經濟部公佈外銷訂單金額.工業生產指數
2.4/23:行政院公佈失業率
3.4/25:央行公佈貨幣供給額M1A.M1B.M2.放款與投資餘額
4.4/27:國發會公佈景氣對策信號.綜合判斷分數.領先及同時指標綜合指數。
5.4/30:央行公佈退票張數.金額比率
6.其他追蹤財經動態:
※台幣匯率變動
※國際油價之漲跌
※各項原物料行情之變動:
包括:塑化.鋼鐵.纸類.貨櫃與航運費
DRAM NOR FLASH MLCC. LTCC~~~
目前皆上漲中.其中大部份塑化原料皆創歷新高。
新疆棉風波正展開.棉花價漲帶動概念股:南紡.新䊹.東和.儒鴻.聚揚~。
※本週法說會與除息:
可充分利用「股市光明燈」APP版本
在「財經日曆」中各種財經動態之選項,
本週開始包括:股東會.除息.除權.法說會~~皆密集.
利用該選項可充分掌握.如搭配日線紅綠燈(可觸控'→股名→立即顯示日線~各週期灯號與其他資訊.操作選股很容易)
二.技術面:
1週線:
週K線中紅+304點,以最高点17158作收.同創歷史新高與收盤價最高.無上影線.帶295点下影線.全週維持盤堅持續挺升創新高行情.
週線轉為高檔綠燈.分數達90.92分正值相對高檔區.週成交量:21527億.正創歷史大量..且指數正同步微創新高.
動能變化將是後市焦點.
如正向則再展波段第5上升波,常態上第5上升波之特性:
1.漲幅:
a.大極端:
漲幅有極端性,其幅度可無限大.甚至更明顯之延伸再延伸.
b.小極端:
漲幅略突破第3波高點.而很快結束
2.漲勢:
因「領先.同步.落後」之原理.將由同步股.落後股展開比價的「補漲行情」因其佔指數比重偏低.且基期低.比價補漲.
其比價效應或許建立在低本益比.高殖利率個股,其比對大盤而產生
大盤目前比益比:22.37~25倍間
大盤現金股利殖利率:2.81%
因而落後股在即將股東會.除息.除權前確認股東身份,備補漲空間。
落後股補漲幅度或延續時間可在除息密集後即將漸次結束.
所以本波如補漲延伸則落後補漲個股之掌握,將强勢於對大盤之研判
唯台股目前仍牽擊美股創新高後正受10年期公債殖利率大幅上升到1.75%左右.目前正維持相對挺升.法人推估可挑戰2.0%,因資金排擠流向,美股受壓抑.台積電ADR之發展仍對台股主導性強.
如正向將延伸漲勢,依波段論屬末升段,發展極端。唯依中長期波段理論推估.其8523→13031為初升段
13031→12149→修正波
12149→16579→主升段
16579→目前4/1正突破第4修正波.
而展第5末升段行情.其末升段極端特性明顯,其大.小極端可由台積電主導.而股東會.除息.除權前,加以超前佈署之預期,正展大極端末升段机率高.個股操作在其週灯或月灯首翻紅灯即告段落。
唯盤勢發展由台積電走勢主導.台積電自679反轉階段性回測,本欄即推測其可能低檔支撑加以近期交易實況以下列數據参考:
679 647 618 602 584 570 549~~~
目前落点602~618
dram原理 在 簡介]DRAM系統- 看板VideoCard - 批踢踢實業坊 的必吃
1. 1bit DRAM
1bit DRAM由一個電晶體以及一個電容器組成.
Bitline
|
|
+---| |--- VCC
| | |
| [---]
--+--
|
RowLine
利用電晶體控制線路是否與電容相接.
接著以電容內的電位高低(有無電荷)
決定這個bit內容是1還是0.
但是這樣結果就是.電容內的資料只要一讀取
就會消失.所以必須讀取後將資料回寫.同樣的電容
一段時間沒理他電荷還是會跑掉.因此必須一段時間內
(按:不超過幾十ns等級的時間)就refresh一次.
當然DRAM(1T,T=transistor)因此可以比起SRAM的4T/6T
擁有較低成本以及高容量單位密度的優勢.因此DRAM佔據了
主流的記憶體系統很長的一段時間,而修正DRAM的效率的各種
實作也是曾出不窮.也幾乎都曾經採用於顯示系統上.
===============================================
詳細原理請翻查數位系統或是電子電路相關教科書.
這裡重點是.DRAM的效率問題來自於電容導致在讀取
後需要寫回以及必須定期refresh.限制了效率表現.
===============================================
2. DRAM array
實際上的DRAM晶片是以2D array的方式組成的.
Col 0 -----------------------------------------
| | | |
VCC ...........................................
| | | |
Col 1 ------------------------------------------
| | | |
VCC ...........................................
| | | |
Col 2 ------------------------------------------
| | | |
VCC ...........................................
| | | |
Col 3 ------------------------------------------
| | | |
VCC ...........................................
| | | |
Row0 Row1 Row2 Row3
(每個Row,Col相連的地方都有如上圖的1bit DRAM存在.
但是我畫不進去...放棄)
每1bit的資料都可以Row/Col的位址決定.當在外部
決定好Row/Col的位址後.也就可以從DRAM array中
讀寫這1bit的資料.
一個典型的RAM晶片規格標示,如16Mx8,表示這顆的傳輸
資料寬度為8bit,而ADDRESS總共有8Mega"組"8bit資料.
因此總容量是128Mbit.
這樣一顆晶片就可以看成有如上的DRAM array 8組.
而每組的Row/Col數量?通常兩者數量會僅可能的接近.
那麼就是有4096 Row以及4096 Column.
3. A DRAM Chip
那麼要如何把以上16Mx8的設計出一個對應晶片的介面呢?
Column以及Row的address各需要12bit.不過我們可以讓它
使用同一組訊號線分兩次傳遞(這稱作row/column multiplexing,
而DRAM基本上都是採用此種方式.也因此影響了效能).因此只要
一組12bit的位址線就夠了.但是需要額外的訊號線通知晶片
正在送的是Row還是Column,因此可以增加兩條1bit的訊號線.
RAS#(Row Access Signal)以及CAS#.當然還要訊號線告知
現在是讀取或是寫入.以及當晶片準備好傳送資料時通知完成的
訊號線.以及8bit的資料線.
[-------]
Address=| |=Data Output(1:8)
(0:11) | |
| |
WE#-| |
RAS# -| |-OE#
CAS# -| |
[-------]
內部應該是長的這樣:
Address(0:11)
==================|
|| [Column Decoder]
|| ------------------
|| Row | |
=== | DRAM Array |
Dec | |
ode | |
r | |
--------------------
| | | | | | | |
v v v v v v v v
----------------
DRAM Sense --->Output Buffer==>Data Output
Amplifier --->
Address送入後.依照RAS#,CAS#判斷現在是Row還是Col的定址.
然後把位址送到ROW or Col的decoder,由decoder啟動對應的
row/col的線路.Row/Col的位址都決定後.Sense Amplifier
會偵測電壓變化來判定bit的1/0,並順便回寫資料.
最後讀取到的資料送到output buffer.因為這顆是16Mx8的晶片.
所以晶片內部應該會有8組同上的Array/Decoder/Sense Amp.
Output buffer將它組成8bit輸出.
DRAM Read Timing
RAS# ----|__________________|--
CAS# --------|______________|--
ADR ====XOOOXOOOX============
11:0 Row Col
WE# _|-----------------------|_
OE# ----|____________________|-
DQ ===============XOOOOOOX===
8:1 Valid Data
DRAM Write Timing
RAS# ----|__________________|--
CAS# --------|______________|--
ADR ====XOOOXOOOX============
11:0 Row Col
WE# --------------|_______|---
OE# _|----------------------|_
DQ ===============XOOOOOOX===
8:1 Write Data
嗯,好極了.終於可以開始傳資料,我們只要"每次"
都送Row,Col位址進去,就可以讀或者寫入8bit的資料.
等等.這是否有哪裡不對勁......??
每次都要送Row/Col,那麼是不是花在送Row/Col的時間
比等待資料傳輸的時間還要多??沒錯.....
所以這顯然不是個好現象.有沒有辦法改進呢?
==================================
Row/Column multiplexing也限制了DRAM的性能
==================================
DRAM的加速: Paged Mode/Fast Paged Mode
既然送Row,Col要花很多時間,可不可以偷懶不送..??
但是不送的話,又要怎麼知道要存取哪邊呢?折衷一下.
只送一個.而另外一個不送的話就假設跟以前一樣.
這是DRAM系統第一個普遍的加速手段.稱為Paged Mode
或者是Fast Paged Mode(事實上這兩者有少許差異,
edge trigger的方式不同,但是原理相同)
原先DRAM中,Row,Col必須都送.
Addr <Row><Col>------<Row><Col>------<Row><Col}
Data <Data> <Data> <Data>
Paged Mode/Fast Paged Mode
Addr <Row><Col> <Col> <Col> <Row><Col>
Data <Data> <data> <data> <data>
可以大幅度增加DRAM的效率.
DRAM的加速: EDO RAM(Hyper Paged Mode DRAM)
EDO RAM是在SDRAM之前普遍的一種加速DRAM.它進一步
擴展了fast paged mode,主要的改進為送下一個Column Address
的時候可以不用等待前一個Data輸出完成.而重疊兩者的時間.
EDO RAM(Hyper Paged Mode)
Addr <Row><Col 0><Col A><Col B> <Row><Col>
Data <Data0><dataA><dataB> <data>
另外我還找到一個說法表示.EDO RAM會預設下個Col為這個Col
的次一個而預先準備,進一步縮短access time.不過我不確定
是否所有的EDO RAM都支援.或者是僅有部分access time
較低的EDO RAM是如此.還是這是burst EDO才加入的.
Burst EDO:快速消失
Burst EDO支援burst Mode.基本原理為...在DRAM
內部將array再分割成更小可獨立運作的internal bank.
然後同步存取這些internal bank,讓它們在同一段latency
後差不多都準備好了.而可以在接下來最短的時間內依次
寫入或讀出資料.
Normal Mode Burst Mode
Buffer <---Bank 1 Buffer <-----Bank 1
<---Bank 2
<--Bank 1
<-Bank 2
Timing
Addr <Row><Col>
Data <Data>
burst
Addr <Row><Col>
Data <Data><Data><Data><Data>
以基本Latency差不多的DRAM而言,晶片組
在66MHZ外頻下使用Fast Paged Mode
可以達到X-3-3-3的Timing.使用EDO RAM可以達到
X-2-2-2.而使用burst EDO可以達到X-1-1-1.
(以上是讀取,寫入都比較慢)
但是Burst EDO只存在少量以及短時間.而立即被JEDEC SDRAM取代.
JEDEC SDRAM同樣也是利用internal bank而支援burst Mode.
==============================================
你不想休息嗎?我都想了
==============================================
SDRAM:採用同步傳輸
介紹SDRAM之前要先定義好SDRAM是什麼.是不是如字面上
一樣.採用Synchoronos transfer的就算嗎?不.事實上Rambus
跟1T-SRAM也都是同步傳輸.一般說的SDRAM指的是JEDEC SDRAM.
包含在PC66/PC100/PC133下的SDR SDRAM.DDR SDRAM,DDRII SDRAM
等.也有許多基於相關標準的衍生型,如SGRAM,GDDR/2/3,Enhanced
SDRAM(又稱為cached SDRAM,也就是加入SRAM為cache..另外也有
Enhanced/Cached EDO),NEC的Virtual Channel(PC133/DDR/DDR2)
等..
所以,一般稱的DDR RAM是不是JEDEC SDRAM?當然是.
只是在DDR SDRAM未出來之前,當然PC66/PC100/PC133
那時都直接稱為SDRAM,在DDR SDRAM出現之後為了區分
才將它們稱為SDR SDRAM.不過稱DDR SDRAM是SDRAM的一種
或者是SDRAM的演進/改良仍然沒錯.
synchronous bus ?
同步傳輸介面指的是什麼意思?與非同步Asynchronous的差異?
簡單一點的比喻,就好像一堆人合作作事情.
非同步傳輸:
A做好後通知B,C等待B完成後才開始作,D等待A以及C兩個
人一起通知它開始做事etc.....
同步傳輸:
所有人都事先收到一份嚴格規定好的行程表(timing diagram)
隨著時間的進行(clock).在行程表內定好的時間一定會完成.
沒達成的就地處決(........有嗎??)
效率上的差異是很明顯的.
可是SDRAM只是把DRAM改成synchronous介面嗎?
很不幸的,如果只是這樣做對效率一點幫助都沒有.雖然
如FPM DRAM及EDO RAM是非同步介面.但是主機板晶片組或者是
顯示晶片上的記憶體控制器存取它們仍然是照著固定的Timing
如6-3-3-3,4-1-1-1,只是需要依照外頻以及RAM的規格手動設定
不同的timing.......
JEDEC SDRAM主要的加速機制仍然發揚了過去有的方法.
省略重複的Row Addr,傳輸Col Addr可以與資料讀寫同時進行,
Burst Mode等..前面簡介過的方法都以另外一種形式在JEDEC
SDRAM上實作.
除此之外JEDEC SDRAM還有Mode Register可以動態改變
SDRAM的存取方式,burst length,各種相關的timing如CL等.
(Mode Registry和SPD不要混淆,作用算是相反吧)
====================================================
最早的SDRAM並沒有SPD
====================================================
JEDEC PC66/PC100/P133 SDRAM在介面上增加了BA(Bank
Address),以指定internal bank,SDR SDRAM有2組internal
bank,DDR SDRAM有4組.
internal bank
Bank 0 Bank 1
v v
Control |-------------| ----|
Logic --> | Bank 0 array| nk1 |
| | |
|-------------|-----|
|Sense Amp | Amp |
--------------------|
Buffer
所以SDRAM存取的時候會碰到三種情況.
1.在同一個page/row中(同一個row中的位址稱為page).
Timing :
CL-1-1-1...傳到burst length結束,SDRAM支援1/2/4/8
(CL=Cas Latency) 以及page結束這幾種
2.不同的row address.沒有bank conflict
RtC-CL-1-1-1...
(Ras to CAS latency)
3.不同的row address而碰上bank conflict.
該bank正在使用中
Precharge-RtC-CL-1-1-1....
而三者發生的機率.除了應用程式的種類外,memory controller
的規劃以及整個記憶體系統的配置(SDRAM不是拼命把記憶體頻寬
加大或是增加多通道效率就會持續增加的)都會有影響.最佳化
記憶體系統.對SDRAM來講可能就是平均有效傳輸速率33%與66%
的差異.
比如說以CL,RtC,Precharge都是3cycle的SDRAM來說
(其實哪裡有這麼好的??),burst length=4,那麼有效傳輸比例
分別是66%,44%,33%.但是memory系統的排程決定了三者的機率.
尤其是效率的bank conflict,在不同的情況下比例可以由5%
到25%以上不等.
Latency:貨真價實的效能障礙.
相對於DRAM密度的快速成長.DRAM對於存取的latency
卻是緩慢的改進.DRAM密度以符合電晶體密度的標準(1.5X/year)
成長的同時,DRAM latency的改進卻不到每年7%.
也就是說,看的到的RAM,雖然好像PC133跳DDR400,DDR2-533,
或者GDDR3 1.xGHZ等.可是真正的latency沒改進的情況下,採用的
是如同更多的internal bank去實作,得到的是更低的有效傳輸比例
.效能改進並沒有如同帳面數字一般.
=====================================
待續: DDR2
DirectRambus
1T-SRAM
Embedded DRAM
記憶體系統的設置參數對效能的影響
改進記憶體存取的軟體技巧
=====================================
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.113.23.107
※ 編輯: eola 來自: 140.113.23.107 (02/06 04:32)
... <看更多>