Search
交大光電所劉柏村特聘教授分享其研發多年之「超臨界流體技術：氣液態共存態」，此技術可應用於前瞻單晶堆疊三維積體電路（Monolithic 3D IC）製程、平面顯示薄膜電晶體陣列（TFT array）製程，以及軟性電子與薄膜元件製程技術，其特色為低溫（小於200℃）製程，可應用於各式軟性或硬式基板製程。
此外，劉教授研發之「鍺次氧化物移除方法」專利亦為一種應用超臨界流體於鍺基金氧半場效電晶體元件之製程技術，可提升鍺半導體通道表面的品質，有效降低鍺基金氧半場效電晶體元件的閘極漏電流。
劉柏村特聘教授研發之「半導體元件製造方法」專利技術，應用微波退火技術於非晶態金屬氧化物半導體製程中，可以有效提升氧化物薄膜電晶體元件的效能與電性可靠度。
交通大學產學大聯盟發表三維通訊無線網路突破技術
5G時代來臨，具備高傳輸量、低延遲、高穩定性的無線通訊系統至為關鍵。國立交通大學執行科技部「產學大聯盟-三維通信網路技術及其在智慧校園之應用」計畫，開發三維通訊新技術與其相關應用，28日舉辦成果發表會，由計畫主持人林一平教授主持，以「毫米波寬頻無線電陣列天線系統與單晶片」、「無人機三維異質網路」及「校園物聯網地圖」三大主軸發表成果，期以產學端鏈結的方式，達到「Smart campus today. Smart city tomorrow.」的目標。
計畫採用台積電28奈米CMOS製程，成功開發60 GHz寬頻收發電路與頻率合成電路。為解決過往高頻輸出功率不足的問題，團隊使用氮化鋁（AlN）作為成核層，成長出高品質氮化鎵（GaN），實現具有低漏電流、高崩潰電壓的HEMT電晶體，再優化閘極結構與鈍化層成長條件，提升元件特性。其技術硬體開發，將可作為新一代無線傳輸技術WiGig的先驅。天線系統方面，提出創新三維分散式饋入結構，可增加主動電路散熱面積，降低天線陣列系統整合難度，成功展示60 GHz無線通訊功能。
在網路技術層面，此計畫成功開發毫米波追蹤及接取技術、飛船無人機三維異質網路及佈建技術、高低頻帶無線傳輸系統整合（WiFi/WiGig/LTE）技術，實現60 GHz WiGig平台及5G核心網路（free5GC），為世界第一個符合3GPP R15版本服務化架構（SBA）標準的開源核心網路；未來可依應用需求提供新5G服務，滿足物聯網(IoT)、巨量資料存取等行動網路服務需求，並整合邊緣運算技術（MEC），提供更快速有效的移動邊緣服務。
為建構校園立體安全防護網，交通大學將三維通信網路技術套用到智慧校園中，開發「三維模型即時影像融合技術」，在空拍機上裝設多支攝影機，即時串流監控校園動態，加上節點優化和深度學習技術，室外、室內都可進行人形檢索。此外，整合毫米波傳輸技術與無人機，使無線傳輸更穩定，並以領先世界的全新視覺定位法，結合IoTtalk技術首創無人機信件遞送系統。
因應安全駕駛輔助、無人機避障等話題，交通大學也開發深度感測技術。當機器人規劃路徑時，透過輕量化的Visual SLAM演算法，能有效降低CPU運算負擔，使移動過程更為順暢。相關技術也可套用於數位教學平台、智慧節能及智慧建築等領域。
「產學大聯盟計畫」於102年由科技部與經濟部共同成立，連結國內頂尖院校和學術研究機構，攜手產業界聚焦前瞻科技創新研究，使國內產業順利接軌國際市場。交通大學整合資訊工程、電子工程、材料工程、電機工程、機械工程等系所資源，與廣達電腦、漢民科技、聯發科技、中華電信、光環科技等企業攜手合作，成功在三維通訊無線網路技術上獲得關鍵突破。
切合物聯網低能耗需求 SPOT翻轉MCU設計思維
2016/6 Keith Odland
在設計物聯網系統時，功耗是一項關鍵性因素，它甚至取代了性能，成為產業發展的推動力量。可實現極低操作電壓的亞閾值功率最佳化(SPOT)技術，可以在降低晶片功耗方面帶來非常大的突破，甚至能讓性能較高的Cortex-M4F核心比Cortex-M0+核心更加省電。
在設計可攜式系統時，功耗是一項關鍵性因素，它甚至取代了性能，而成為產業發展的推動力量。降低功耗能夠延長電池壽命以及允許使用更小、更輕的電池，不僅可最大限度地降低成本，還可縮小設備的尺寸，增強對用戶的吸引力。在理想情況下，甚至有可能開始考慮採用能源採集(Energy Harvesting)作為電力的來源，以完全取代電池。
不過，顯著減少功耗須要大幅轉變邏輯的設計方式。亞閾值功率最佳化技術(Subthreshold Power Optimized Technology, SPOT)是一種與傳統邏輯電晶體設計不同的方法，在遠遠低於被視為正常的電壓位準之下運作。
在傳統設計中，會有一個使得電路被認為是「開」的閾值電壓，而任何低於這個數值的電壓則被視為是「關」。這通常意味著要將電晶體驅動到最高1.8伏特(V)電壓，以建立一種「開」的狀態，雖然它看起來像是二進位，但實際上並非如此。
即使在低於閾值電壓的約1.0伏特電壓亦存在著電流流動，然而，傳統上不認為這些洩漏電流是好事。但透過使用SPOT方法，實際上可以從電流中提取一個「開」訊號，由於功耗與所施加電壓的平方成正比，因此可以達到相當顯著的功率節省(圖1)，例如達到0.5伏特運作電壓便可以實現高達13倍的功率節省；進一步使用0.3伏特亞閾值電壓，更可以實現36倍的改善。
SPOT技術加持 催生Apollo控制器
Ambiq Micro一直都是以SPOT技術來開發Apollo系列微控制器，這是首款十分依賴亞閾值電壓電晶體運作的微控制器(MCU)元件。此一解決方案在工作模式下有低至30μA/MHz的耗電，而在待機模式下則是100奈安培(nA)電流。有趣的是，這款解決方案選擇安謀國際(ARM)Cortex M4F核心。與傳統上選擇使用安謀國際Cortex-M0+核心的其他低功率微控制器不同，Ambiq特意選擇M4F核心有以下兩個主要原因：
第一，亞閾值電路技術讓Ambiq可以在不增加額外功耗的前提下採用M4F核心。基於M4F的Apollo微控制器功耗遠低於所有其他M0+解決方案，便是最好的證明。
第二是在穿戴式產品和物聯網(IoT)等主要市場中，越來越依賴大量的感測器和複雜演算法。採用M4F核心有一個很大的優勢，因為其效能比M0+高得多，可以更快執行完指令。
Apollo系列微控制器的設計，開始於所有邏輯單元都將使用SPOT技術的假設，並透過智慧決策決定何處不可行或不需要SPOT技術。在某些情況下，超閾值(Superthreshold)電壓是完全可以接受的。
例如，若這是正好在啟動(Boot Up)時發生的事件，然後這些電晶體便可以完全處於傳統的超閾值域，因為這對元件的整體能耗沒有影響。在其他需要更快速獲取信令資訊(Signaling Information)的場合，能夠提高電壓來提供充足的性能。這意味著Apollo系列在超閾值電壓下運行的比例很小，元件大部分都是在近閾值或亞閾值域運行。
SPOT概念先進 須有全新配套
SPOT技術的一項關鍵要求是實作時必須採用標準的主流互補式金屬氧化物半導體(CMOS)技術，由於這需要全面瞭解低電壓情況下的洩漏特性，所以實際上很難做到。
晶圓代工廠很難精確地針對洩漏特性建模，因為它們並未預期人們會在這麼低的電壓下操作元件。這需要多年的晶片測試和晶圓片定期代工(Wafer Shuttle)的經驗，才能全面建立這些亞閾值域的模型，以及建立它們如何隨溫度、製程漂移和雜訊影響而改變的模型。所有這些參數在這樣低電壓域下是高度敏感的，因此必須先完成許多工作和建模，才能真正瞭解這些效應的影響。
然而，建立低電壓特性的模型僅是第一步，更艱難的事情是建立一套動態的可適應性電路(Adaptive Circuit)，以解決這些存在於亞閾值域的許多問題。真正理解亞閾值的效應，從而構建全新的模型和客製化單元庫，可以設計出同時具備動態及可適應性特性的專利電路，以協助克服在低電壓域出現的某些負面效應。
製程的後段工作也是一項挑戰。符合產業標準的測試儀未能在使用亞閾值技術所產生的picoAmp和nanoAmp水準進行測試工作，因此還須要開發特別的負載板和測試夾具。
簡而言之，這種創新亞閾值技術的實施方案需要一種全新的思路，涵蓋從電晶體直到評估套件的整個設計流程，它還需要完全不同的結構思維方式，以獲得更大的節能成效。Apollo系列元件可減少的能耗多達10倍，讓系統設計人員在其設計中擁有前所未見的更大靈活性和更長電池壽命。
(本文作者為Ambiq Micro高級行銷總監)
附圖：圖1 在亞閾值區域中，開/關電流比率的數量級較小。
資料來源：http://www.mem.com.tw/article_content.asp?sn=1605310006
本研究主要是提供一個簡易而有效的分析方法，透過不同製程手法改. 善電晶體效能的試片，來探討NILC-LTPS TFT 漏電流產生的來源，及其改. 善的效果，並進一步觀察對元件可靠 ... ... <看更多>
除此之外，由於漏電流會隨著電晶體尺寸的縮小而增加，因此漏電流同時也限制了電晶體的大小，換句話說， CMOS 已經沒辦法再更小了。 ... <看更多>
漏電流電晶體 在 淺談電晶體 - 台大電機系 的相關結果
此漏電流的嚴重性對於傳統的電子產品而言並不顯著，但隨著電子. 產品的供應電壓越來越小，此漏電流的影響則越加明顯，因此，就算製程技術越來越進步能製作出小. 電晶體，此 ... ... <看更多>