精材(3374)昨天召開法說會,公布去年第四季財報,稅後純益 8.31 億元,季增 38.9%,年增 324%,每股稅後純益 3.07 元,去年全年稅後純益 17.27 億元,年增 849%,每股稅後純益 6.37 元;受惠晶圓級封裝需求成長,加上新增測試業務稼動率滿載,去年第四季、全年獲利皆創新高。
精材去年受惠 3D 感測元件封裝淡季不淡,加上下半年客戶拉貨力道持強,晶圓級尺寸封裝業績較前年大幅成長,尤其新增的 12 吋晶圓測試業務,產能一開稼動率就滿載,推升整體營收、獲利改寫新猷。
.
🕵️♀關於精材(3374):
精材(3374)為台灣晶圓級封裝廠,也是台積電(2330)與Omni Vision的共同轉投資公司。公司成立於1998年9月,主營晶圓級晶方尺寸封裝業務(Wafer Level Package CSP;WLCSP),於2007年,台積電策略性投資,成為精材最大的法人股東。成立之初,公司專注於CMOS光學感測器的晶圓級封裝市場,為配合台積電需求,增加微機電(MEMS)封測與LED封裝服務。 台積電持有精材股權超過3成。
.
🏭主要產品:
晶圓級尺寸封裝(Wafer Level Chip Scale Packaging) 、晶圓級後護層封裝(Wafer Level Post Passivation Interconnection),主要應用於CMOS 影像感測元件、指紋辨識、微機電系統感測器(MEMS)、射頻IC,產品涵蓋消費電子、通訊、電腦、工業、汽車等五大領域。
.
WLCSP封裝技術:與傳統封裝比較,WLCSP 提供較低成本、較小尺寸與導電散熱性能提升等優勢,適用於行動裝置相關IC,而精材主要供應CMOS 影像感測器(CIS)。不同於傳統封裝製程,在晶圓切割後才封裝個別晶粒,WLCSP 在晶圓層級上進行所有封裝製程。WLCSP 是一種晶片尺寸封裝技術,封裝後晶片尺寸與晶粒一致。此外WLCSP 以銲錫球狀凸塊將晶粒和印刷電路板互連,省去基板空間,因而尺寸能較其他封裝方式更小。
.
WLPPI封裝技術:精材為台積電turnkey解決方案的合作廠商,也提供PMIC、MEMS感應器與指紋辨識感測器用WLPPI 解決方案,主要包括RDL 製程,通常於晶圓製造之後執行。在此之後,晶圓會被送至打線封裝廠商(日月光)。
.
主要競爭對手:
影像感測器:晶方、華天科技
指紋辨識感測:晶方
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
🔥[修正式價值投資]檢視五大評分內容:
不滿足股本<20億,被扣了4分
進10年自由現金流入,10年中有4年自由現金流入,獲得8分。
.
其他
營收創新高能力、獲利來自本業、最近3個月營收比去年成長,皆獲得滿分,在修正式模組中獲得總得分為84分。
.
1. 營收創新高能力:
近期月營收符合20個月新高以上的條件,所以此條件獲得0分。
(篩選近期營收創新高的企業,股價潛力越有上漲的潛力。)
.
2. 獲利來自本業:
本業稅前淨利>90,所以此條件獲得滿分10分。
(本業獲利是重要指標,若企業獲利來源是業外收入,有可能為一次性收入,並非長期,得多加注意!)
.
3. 股本小優先:
滿足股本<10億,獲得滿分10分。
(修正式價值投資認為股本小營收表現佳的企業,可判定為潛力股,股價容易被低估,可能是還沒被市場發掘的好公司。)
.
4. 最近3個月營收比去年成長:
近3個月營收總額比去年成長>50%以上,獲得30分
(營收若比去年同期增長,表示正在擴大市場,值得投資人關注。)
.
5. 自由現金流入:
近10年,其中4年有自由現金流入,被扣16分,獲得8分,現金流偏低(滿分為20分)。
檢視公司體質是否穩定,現金流穩定的公司,更有成長的本錢。
.
# [陳啟祥]修正式價值投資
https://bit.ly/3j6Msjw
#在修正式模組中獲得84分
#股票 #投資 #選股 #陳啟祥 #財富自由
同時也有10000部Youtube影片,追蹤數超過2,910的網紅コバにゃんチャンネル,也在其Youtube影片中提到,...
「chip scale package」的推薦目錄:
chip scale package 在 電子製造,工作狂人 Facebook 的最佳貼文
Is that possible both solder joint bridging and open solder joint defect happen at same BGA (Ball Grid Array) or CSP (Chip Scale Package) device?
chip scale package 在 電子製造,工作狂人 Facebook 的最讚貼文
《舊文複習》QFN (Quad Flat No leads,四方平面無引腳封裝)的優點是體積小,足以媲美CSP(Chip Scale Package)封裝,而且成本也相對便宜,IC的生產製程良率也蠻高的,還能為高速和電源管理電路提供較佳的共面性以及散熱能力等優點。此外,QFN封裝不必從四側引出接腳,因此電氣效能更勝引線封裝必須從側面引出多接腳的SO等傳統封裝 IC。